FPGA全程进级,怎么着进行SI仿真
分类:pc28.am神测网

图片 1Altium designer 如何进行SI仿真。

  小编这段日子几天在做录制搜集板卡时,录制呈现端计划选择 USB2.0接口 上位机 突显,此中USB供给做阻抗匹配。常常景况下USB的阻抗值必要实现90Ω±一成。上边就批注一下有关阻抗相配的学识,何地说得格外的,还望大家评论指正。

        1、仿真电路中须求起码一块集成都电子通讯工程大学路;    

  在快捷电路中,如USB、HDMI、DD奥迪Q3、LVDS设计中数次要注意阻抗相配难题,高频实信号在传输线中传出时所碰着的阻碍称为天性阻抗,包罗容抗,感抗,阻抗。为了保障时限信号在传输进度中不暴发反射现象,实信号尽量保险完好,裁减传输损耗,要对印制电路板举行阻抗相称。阻抗相称的目标根本在于传输线上独具高频微波实信号都能达到规定的规范负载点,不会有时域信号反射回根源。个中普通情形下,USB/DDRubicon的阻抗值保持在90Ω±百分之十。HDMI/LVDS保持在100Ω±百分之十。

        2、器件的IBIS模型;     

潜移暗化阻抗的关键因素如图25.1所示,首要有:线宽(W卡塔尔国,线距(S卡塔尔国,线厚(T卡塔尔国,介质媒质常数(Dk/Er卡塔尔国,介质媒质厚度(H卡塔 尔(英语:State of Qatar),那么阻抗和线宽(W卡塔尔国,线距(S卡塔尔,线厚(T卡塔 尔(阿拉伯语:قطر‎,媒质常数(Dk/Er卡塔尔国成反比,和媒介物厚度(H卡塔尔成正比。

        3、在法规中必需设定电源互联网和地互联网;     

图片 2

        4、创设SI法则限定;     

图片 3

        5、层货仓必得安装科学,电源平面必需三番五回;

图25.1 阻抗影响因素

    创立的公文必得是叁个工程,并把相应的文书放在工程目录下,创立原理图设计,创立PCB设计。搭建相应的IBIS模型,设定电源和地的平整,建设构造SI法规限定,并将层仓库设置科学,电源平面三番五次。

图片 4

    对于SI仿真,可以是规律图仿真,可以是PCB仿真,

图25.2 阻抗相关要素

    上面就实操一下如何选用Altium来落成对集成都电子通信工程高校路的SI仿真工作。首先要打开一块单板,单板能够是系统自带的,也能够是自行设计的。小编张开多少个自行设计的单板如下所示:

  阻抗相配的艺术:1.凭涉世值;2.交付PCB商家;3.构成SI9000进行系统的商酌测算。那么本节主假诺教课有关SI9000的行使。

        (1卡塔 尔(阿拉伯语:قطر‎首先设置好层叠设置,采纳Impedance Calculation…,配置板材的附和参数,这里选取暗中认可值,如下所示:

  图25.3所示是分歧板厚各参数的装置,此图不是标准,仅此作为疏解用,由图中可以见到1.2mm厚的板子和1.6mm的板子也正是绝缘层的厚度差异等而已,其余参数保持风姿浪漫致。若是用过Altium的意中人,应该还记得在设置层的时候,有三个core和Prepreg,如图25.4所示,core和prepreg的区分在于,虽都以绝缘材质,但core能够两面均有铜箔走线,prepreg为纯绝缘体,不走其余铜箔线。

图片 5

图片 6

    当蒙受个别原理图元件符号并未放置在PCB版图设计,客商能够利用Altium Designer提供的零器件关联效应,即菜单Project -> Component Links命令;在PCB版图设计SI解析中,未布线的网络将选拔曼哈顿(Manhattan卡塔尔长度算法计算引脚间的传输线长度。

图25.3 四层板分歧板厚各参数

    (2卡塔尔国设置时域信号的振作激昂,如下图所示:

图片 7

图片 8

图25.4 altium中四层板各参数

    (3卡塔尔国设置电源和地网络

  图25.5 是SI9000分界面包车型大巴片段介绍。

    (4卡塔尔国步入到假冒伪造低劣分界面,tools ----signal integrity,如下图所示:

图片 9

图片 10

图25.5 SI9000界面

    展开模型时域信号完整性配置分界面后,有两种状态必要明白,如上图所示。

  常常会将电源层和地层作为时限信号层电流回流路线和抵抗仿效层,经常选择地层作为参考层或电流回流路线。假如必须使用电源层作为参照他事他说加以考查或复信号回流的路子,注意不要让高速功率信号走线耦合噪声到电源平面。

点击Analyze Design…,弹出下图

那么上边就整合基于USB摄像搜聚板卡说飞鹤下反抗的计量以致线宽和间隔难题。

图片 11

图片 12

        点击Analyze Design…,出现如下图所示:

 

图片 13

 

    能够筛选多少个网络,点击右键---detail查看详细的音信。

图25.6 USB2.0硬件搭建

图片 14

  如上海教室25.6所示是USB2.0硬件电路图,此中DPLUS和DMINUS布线的好坏直接调控了最终的传输速度。关于USB硬件布线以致相关的宏图,读者能够参照Cypress相关文件内容。如图25.7所示。

    下图对二个功率信号进行反射和串扰解析

图片 15

    反射分析

图片 16

    举例选用SD_CLK,点击>开关,然后点击右下方的reflection开关,举行反射解析,左边方框内部能够对产生反射的功率信号举办阻抗相称,包罗串行,上拉电阻,下拉电阻,David南以致阻容和电子二极管相称等,如下所示:

图25.7 相关参谋资料

图片 17

  在PCB面板上,USB的D (DPLUS卡塔 尔(阿拉伯语:قطر‎D-(DMINUS)正是两根导线,平时平行放置,影响D (DPLUS卡塔 尔(阿拉伯语:قطر‎与D-(DMINUS)差分阻抗的成分和事先涉嫌的平等。

图片 18

依附于电磁波原理中微波传输带的2D模型来总括,单根阻抗总计公式如下:

    对于非功率信号要是会生出反射,可以选用串接电阻,在扫描步数能够安装,这里保持暗中同意,如下图所示:

图片 19

图片 20

  差分阻抗模型如下图25.8所示。

        再度开展反射总括,如下图所示,会列出以步数为10的所有情状,选用妥贴的阻值,串接在PCB板上就能够。

图片 21

图片 22

图25.8 差分阻抗模型

    串扰解析:

  差分阻抗总计公式如下:

图片 23在SD_CLK随机信号上右键采纳Set Aggressor设置压抑源,如下图所示,然后点击crosstalk获得下图的串扰解析

图片 24

图片 25

  掌握了上述的规律之后,大家得以一向利用SI9000此软件去总括,不用去记住那多少个繁缛公式,然则从上述公式中,也能够看来阻抗的影响因素和意气风发初始波及的熏陶因素是均等的。

图片 26

作者设计的四层板的排列形式:top layer(signal layer卡塔尔国---power plane (inner plane卡塔 尔(阿拉伯语:قطر‎---GND layer ---bottom layer (signal layer卡塔 尔(阿拉伯语:قطر‎,所以笔者在总计阻抗时,电源层和地层均可选拔参谋平面,上下对称,所以总括top layer(signal layer卡塔 尔(英语:State of Qatar)---power plane (inner plane卡塔尔即可,当然也可以测算GND layer ---bottom layer (signal layer卡塔尔。

    根据上述的结果能够对只怕会时有发生串扰的情形进行双重布局改革。理想的布局结构如下图所示:

张开SI9000软件(软件能够互连网下载),先统计单端阻抗,实际的模型中,商家往往会在顶层涂大器晚成层绿油,所以实际上模型如下图25.9所示:

图片 27

图片 28

    高速时限信号的布线法则:

图25.9 单端阻抗

    3w原则

小编设计的单端阻抗相关参数如图25.10所示,总计出来的结果是单端阻抗值69.73,平时情状下,单端阻抗要保留一定的余量。我tolerance生机勃勃项尚未安装,这一个实际应该要和PCB厂家调换,所以此参数能够满意我们规划的必要。

    这里3W是线与线时期的相距保持3倍线宽。是为了减弱线间串扰,应保险线间隔丰盛大,假如线基本距不菲于3倍线宽时,则可保障十分九的线间电场不相互干扰,称为3W准绳。如要达到98%的电场不互相干扰,可选用10W准则。

图片 29

    20H原则

图25.10 单端阻抗参数

    这里的H指的媒介物厚度,H即电源和地里面包车型大巴媒质厚度。是指电源层相对地层内缩20H的相距,是为防止边缘辐射功效。在板的边缘会向外辐射电磁忧愁。将电源层内缩,使得电场只在接地层的节制内传导。有效的巩固了EMC。若内缩20H则足以将五分四的电场限定在接地边沿内;内缩100H则足以将98%的电场约束在内。

单端阻抗化解之后,接下去须求总计差分阻抗,这些参数尽量要保障在90Ω±一成节制内。SI9000选取界面如图25.11所示。

图片 30对再三非实信号回流的敞亮不能够有多少个考虑平昔,感到回流必须完全存在于确定性信号走线正下方的参照他事他说加以考察平面上。事实上,能量信号回流的渠道是多地点的:参谋平面,相邻的走线,媒介物,以至空气都大概产生它选用的大道,究竟哪个占第生龙活虎地位追根究底看它们和实信号走线的耦合程度,耦合最强的将为频限信号提供最注重的回流路子。比如在多层PCB设计中,参谋平面离频域信号层超级近,耦合了多方的电磁场,99%以上的非频域信号能量将集中在前段时间的参照平面回流,由于非确定性信号和地回流之间的环路面积超小,所以爆发的EMI也比十分低。

图片 31

防止非确定性信号线赶过地平面分割壕沟和接插件。板子的悠闲地方,尽大概大规模敷铜。而且要维持与地平面低阻抗优越连接。

图25.11 差分阻抗

参谋资料:《altium designer数字信号完整性分析》

规划好之后必要安装相关参数,如下图25.12所示:

/****************************************************************

图片 32

//===============================================================

图25.12 差分阻抗相关参数

上述内容若是有侵袭到你的权利,请顿时与本作者联系,会在第有的时候间管理

间距为6mil,线宽为15mil,core层的厚薄为12.6mil,计算出来的结果为89.72Ω,满意在90Ω±一成节制内。

联系形式:

总结完上述参数之后,就要起来布线,那么在常理图中必要安装差分对。如图25.13所示。定义方式为在菜单栏中精选 place ---directives ---differential pair就可以,还必要注意的是,在命名时需求定义为*_N和*_P的格式,当中N和P部分大小写。

Email    :tiegen123@126.com

图片 33

QQ     :770811496

图25.13 差分没有错概念

QQ交换群:298095983(FPGA&硬件学习调换群卡塔 尔(英语:State of Qatar)

概念完参数之后,必要对差分对的准绳进行设置,如图25.14所示,点击rule wizard。

个体博客:

图片 34图片 35

任何博客:

图25.14 准则设置

鉴于作者水平有限,文中难免有脱漏或常识性错误,劳烦各位尽情提出。

  依照上边的乘除,线宽为15mil最棒,所以设置线宽为15mil。

迎接大家齐声钻探手艺,沟通安顿进程中的涉世,协同升高,协同学习。

图片 36

//===============================================================

图25.15 线宽设置

****************************************************************/

考虑到PCB布线时,D (DPLUS卡塔 尔(英语:State of Qatar)和D-(DMINUS)线的长短小于70mm,以20~30mm较宜,而且D (DPLUS卡塔尔和D-(DMINUS)线的尺寸差应竭尽小于2mm,幸免实信号时滞。所以在图25.16中所示,换算成mil值为80mil。

图片 37

图25.16 允许长度差范围

图25.17为间隔设置,优选6mil间距。

图片 38

图25.17 间隔设置

接下去利用差分对布线功效布线就可以。

本文由pc28.am发布于pc28.am神测网,转载请注明出处:FPGA全程进级,怎么着进行SI仿真

上一篇:数量建立模型,关系和互相 下一篇:没有了
猜你喜欢
热门排行
精彩图文